[예비 레포트]

차동증폭기 회로

1. 실험의 목적

- 차동 증폭기 회로에서 DC 와 AC 전압을 측정한다.

2. 실험장비

(1) 계측장비

오실로스코프

DMM

함수발생기

직류전원공급기

(2) 부품

◇ 저항

4.3 ㏀ (1개)

10 ㏀ (1개)

20 ㏀ (1개)

◇ 트랜지스터

2N3823 (3개)

(3) 공급기

직류 전원 공급기

3. 이론 개요

․ BJT 차동 증폭기

차동 증폭기는 (+) 혹은 (-) 입력을 가지는 회로이다. 전형적인 동작에서 반대 위상의 입력은 크게 증폭되지만, 동위상의 입력은 출력에서 상쇄된다. 그림 27-1은 (+)([eqn: V_{ i }^+]) 입력과 (-)([eqn: V_{ i }^-])입력을 가지고, 반대 출력 [eqn: V_o_1]과 [eqn: V_o_2] 를 가지는 간단한 BJT 차동 증폭기회로이다. 일반적으로 커패시터는 필요가 없고, 입력신호는 DC 바이어스를 제공하는 양(VCC)와 음(VEE) 전원과 결합된다. 이 실험에서 [eqn: varupsilon_e] 값이 두 트랜지스터에 대해 같다고 가정하여 차동 전압 이득의 크기는

[eqn: A_{v}={R_{C}}over{2 varupsilon_e }]

두 입력에서 공통 신호에 대한 이득의 크기는

[eqn: A_{v}={R_{C}}over{2 R_{E} }]

․ FET 차동 증폭기

FET 차동 증폭기에 대한 차동 전압이득의 크기는 다음 식으로 계산할 수 있다.

[eqn: A_{v}={g_{m}R_{D}}over{2}]

4. 실험순서(간략)

1) BJT 차동 증폭기의 DC 바이어스

2) BJT 차동 증폭기의 AC 동작

3) 전류원이 있는 BJT 차동 증폭기의 DC 바이어스

4) 트랜지스터 전류원이 있는 차동 증폭기의 AC 동작

5) JFET 차동 증폭기