3단 증폭기 설계

20051083 이승기[†]· 20051112 이원호^{*}· 담당교수 이영훈 교수님**

Third Stage Amplifier Design

Lee Seung Ki, Lee Won Ho Advisor: Lee Young Hun

1. 작품과제 필요성

· 대부분의 응용에서, 단일 트랜지스터 증폭기는 주어진 증폭률, 입력저항 그리고 출력저항의 요구조건을 만족시키지 못한다. 이에 따라 3단 증폭기를 설계해 그 원리를 이해하여 많은 응용에 적용하기 위함

2. 작품과제 해결 방안 및 과정

- 2. 1 창의적 과제의 해결 방안
 - · 우리는 3단 증폭기를 버퍼단 이득단 출력단으로 나누어 설계했다.
 - · Emitter Follower를 사용하여, 버퍼단과 출력단을 구성했고, Common Emitter Amplifier를 사용하여 이득단을 구성했다.

2. 2 과정

- 1) 응용에서 요구되는 조건 분석
- 2) 요구되는 조건에 만족하도록 증폭기 구성 선택 및 소자 선택
- 3) Pspice 시뮬레이션을 통해 결과 확인
- 4) 확인 된 결과가 요구되는 조건을 만족할 경우 5를 하고, 만족하지 않을 경우 2부터 재수행
- 5) 설계된 회로를 구현 후 특성 확인 및 이론과 비교

2. 3 작품의 기술성


- · Emitter Follower Circuit이 될 입력 버퍼단은 10k 소스저항의 부하효과를 줄이기 위해 사용되었다.
- · 역시 Emitter Follower가 사용될 출력단은 필요한 출력전류, 출력신호, 출력전력을 제공하기 위한 것이다.
- · 이득단은 필요한 전압이득을 제공할 Common Emitter Amplifier로 구성하였다.
- · 우리는 전체 증폭기 시스템을 20V 전원 공급을 통하여 바이어스시켰다.

2. 4 기대효과


- · 많은 응용에서 사용하는 버퍼단, 이득단, 출력단으로 나뉜 다단 증폭기를 설계하여, 각 단의 역할과 관계에 대해 이해할 수 있다.
- · 설계된 다단 증폭기는 버퍼단으로 인해 입력저항이 높아 소스저항의 부하효과를 줄일 수 있고, 이득단을 통해 낮은 입력신호를 증폭시켜 높은 출력을 얻을 수 있다. 또한 출력단으로 인해 출력저항이 낮아 증폭된 출력을 다른 기기에 온전히 전달할 수 있다. (예>스피커 등)


3. 개념설계 및 상세설계

3. 1 다단 증폭기 구성 방식





- ※ Fig 1 과 같이 일반화된 다단 증폭기를 구성하여 많은 응용에 쓸 수 있게 하였다.
- 3. 2 Pspice로 설계
 - 1) 버퍼단







2) 이득단







3) 출력단





4) 전체 회로도





4. 결론 및 기대효과

- · 3단 증폭기를 버퍼단, 이득단, 출력단으로 나누어서 만들었다.
- · 버퍼단과 출력단을 Emitter Follower를 사용하여 입력저항이 높고, 출력저항이 낮게 만들어 소스저항과 출력부하 영향을 최소화 하였으며, 이득단에서 작은 입력신호(mV)를 큰 출력신호(V)로 증폭시켜봤다.
- · 이를 통해 우리는 여러 응용에서 사용하는 증폭기에 대해 알 수 있었다.
- · 특히 여기서 설계한 3단 증폭기는 오디오 증폭기로 사용이 가능하도록 만들었기 때문에 실제 오디오에 사용하는 AMP로 적용이 가능하다.

5. 후기


- 창의적 과제 해결에 도움을 준 인물
 - 이영훈 교수님
- 도움이 된 자료
 - Microelectronics Circuit Analysis and Design, Third Edition / Donald A. Neamen
 - Microelectronics 5th / Sedra
- 사용한 소프트웨어
 - Orcad Pspice 9.2
- 사용한 실험기기
 - Oscilloscope (DS-1150C)
 - Sweep/Function Generator(FG-7005c)
 - MultiMeter(DM-441B)
 - DC Power Supply(GP-4303TP)


팀원간 역할 분담

성 명	역 할	참여도(%)
	· 설계에 필요한 자료 수집 · 설계된 회로를 브레드 보드에 구현 · 사진촬영	100%
	· 설계에 필요한 자료 수집 · PSPICE를 통한 설계 · 보고서 작성	100%

※ 부 록

○ 실험결과 데이터 및 사진





위상차 : 0, 출력전압p-p : 164.0mV, 전압이득 : 0.82




Fig 12. 이득단 실제 출력파형

위상차 : 180°, 출력전압p-p : 5.440mV, 전압이득 : -27.2



Fig 13. 출력단 실제 출력파형

위상차 : 180°, 출력전압p-p : 5.360mV, 전압이득 : -26.8